「チップレットはTSMCとASEとアムコーがやること。
うちみたいな中堅には関係ない。」
そう思っていないだろうか。
率直に言う。
その認識は、2020年時点では正しかった。
でも今は違う。
チップレット技術は、もはや先端ファブの「独占領域」ではなくなってきている。
設計の分散化、サプライチェーンの多層化、そして顧客サイドの「コスト圧力」が重なった結果、チップレット周辺の工程が、中堅EMSの射程圏内に入り始めているのだ。
この記事では、チップレット技術の基礎から、中堅EMSが現実的に取れる需要領域、参入する際の誤解の解消、そして今すぐ取るべきアクションまでを、現場感覚を交えながら徹底的に解説する。
「先端は自分たちと無縁」という思い込みを一度脇に置いて、読み進めてほしい。
チップレットが「普通のEMS案件」に滲み出し始めた理由
チップレットは、もともと半導体設計の文脈で語られる概念だ。
ところが今、その影響は製造・実装・テストという「EMS本来の領域」にじわじわと広がっている。
なぜそうなったのか。
背景を理解することが、ビジネスチャンスの本質を見抜く第一歩になる。
ムーアの法則の限界とチップレットへの必然的シフト
半導体業界は長らく「ムーアの法則」に支えられてきた。
2年ごとにトランジスタ数が倍増し、同一コストでより高性能なチップが作れるという経験則だ。
しかし3nm、2nmと微細化が進むにつれ、その恩恵は急速に薄れている。
製造コストの爆発的上昇、歩留まりの悪化、設計複雑性の増大。
これらが重なり、「1枚の巨大なダイに全機能を詰め込む」というモノリシック設計の限界が明確になってきた。
そこで登場したのが「チップレット」というアーキテクチャだ。
CPUコア、メモリコントローラ、I/Oブロックなどを別々のダイ（チップレット）として製造し、後から組み合わせる。
AMDのRyzenプロセッサがその代表例で、異なるプロセスノードで作ったダイを1つのパッケージに統合することで、コストと性能を両立させた。
参考：AMD公式技術解説 https://www.amd.com/en/technologies/chiplet
重要なのは、このアーキテクチャが「製造の分散」を必然的に生み出す点だ。
モノリシック設計なら1社のファブで完結していた工程が、チップレット設計では複数のサプライヤーに分かれる。
そしてその「つなぎ目」の工程こそが、中堅EMSの商機になる。
大手ファブレスが「製造を分散」させている現実
インテル、クアルコム、NVIDIAといった大手ファブレスが、近年そろってチップレット戦略を推進している。
その背景には、地政学的リスクの分散という側面もある。
台湾・韓国への製造集中に対する懸念が高まる中、米国・日本・欧州への製造回帰（リショアリング）が加速している。
米国の「CHIPS and Science Act」（半導体科学法）は1,500億ドル超の補助金を投じ、国内製造を促進している。
参考：U.S. Department of Commerce CHIPS Program Office https://www.nist.gov/chips
日本でも、TSMCの熊本工場（JASM）、ラピダスの北海道工場など、新たな製造拠点が相次いで整備されつつある。
こうした動きの中で、先端パッケージングの「周辺工程」を担うサプライヤーへの需要も、日本国内で急速に高まっている。
中堅EMSにとって、この地殻変動は脅威ではなく機会だ。
サプライチェーンの再編期には、これまで大手が囲い込んでいた工程が「外に出てくる」タイミングがある。
そのタイミングを逃さないためにも、チップレット周辺の需要地図を正確に把握しておく必要がある。
中堅EMSが狙うべき「チップレット周辺」の4つの需要領域
「チップレット対応」と一口に言っても、その工程は多岐にわたる。
ここでは特に中堅EMSが現実的に参入できる4つの領域を具体的に整理する。
この4つを理解するだけで、営業提案の幅が一気に広がるはずだ。
①インターポーザー・有機基板の実装・検査
チップレットを「つなぐ」役割を果たすのがインターポーザーだ。
シリコンインターポーザー（2.5D実装）や有機インターポーザーの上に、複数のダイを高精度で実装する工程がある。
このうちシリコンインターポーザーを使う工程（CoWoSなど）は確かにTSMCの専売特許に近い。
しかし有機インターポーザー（FCBGA基板、ABFビルドアップ基板など）を使った実装は、設備投資の敷居が相対的に低い。
フリップチップ実装技術とアンダーフィル工程を持つEMSであれば、対応の検討範囲に入る。
さらに、実装後の外観検査（AOI）、X線検査、電気的導通検査といった品質保証工程は、中堅EMSが強みを発揮しやすい領域だ。
「実装はできないが検査だけ」という切り口でのアプローチも有効な戦略になる。
実際、基板メーカー（イビデン、新光電気工業など）が製造した高密度基板に対して、実装・検査を外部委託するケースが出てきている。
これは中堅EMSにとって、先端工程の「入り口」として非常に現実的な参入経路だ。
②Known Good Die（KGD）前工程後のサブアッセンブリ
チップレット設計において、最大のコスト課題の一つが「不良ダイの混入」だ。
高価なダイを複数組み合わせる場合、1枚でも不良があると全体が無駄になってしまう。
そのため、パッケージ組み立て前にダイ単体の良否を確認する「Known Good Die（KGD）」プロセスが重要性を増している。
参考：SEMI規格資料 https://www.semi.org
KGD確認後のダイは、パッケージングの前工程として「サブアッセンブリ」工程に入る。
具体的には、ダイのハンドリング、仮置きキャリアへの搭載、一次封止などの工程だ。
これらは半導体製造の最先端工程ほどの設備を必要としないが、高度なクリーン環境とハンドリング技術は求められる。
中堅EMSがクラス1000〜クラス10000相当のクリーン環境と、ダイボンディング経験を持つ場合、このサブアッセンブリ領域への参入は十分に検討に値する。
重要なのは、「全工程を自社でやろうとしない」という発想の転換だ。
KGD前工程はウェーハテストハウスに任せ、自社はサブアッセンブリ以降を担当するというバリューチェーンの分担が、中堅EMSには現実的だ。
③システムレベルテスト（SLT）とバーンイン
チップレットパッケージが完成した後、最終的な機能検証を行う「システムレベルテスト（SLT）」の需要が急増している。
これは完成品に近い状態でチップを動作させ、ウェーハテストやパッケージテストでは検出できない不良を炙り出すプロセスだ。
AIアクセラレーター（NVIDIAのH100/B200など）や高帯域幅メモリ（HBM）を組み合わせた複合パッケージは、テスト時間が長く、テストコストが全体の20〜30%を占めることも珍しくない。
参考：Yole Group 半導体テスト市場レポート https://www.yolegroup.com
ここで重要なのは、SLTは「チップ単体のテスト」ではなく「システムとして動かすテスト」という性格を持つ点だ。
つまり、ボード実装、電源供給、通信インタフェース、温度管理といった要素が絡む。
EMSが本来得意とする「システム組み立てとテスト」の知識が、ここでは直接的な強みになる。
バーンイン（高温・高電圧ストレスによる初期不良スクリーニング）も同様で、専用炉と治具の管理ノウハウを持つEMSには優位性がある。
テスト専業のEMSや、テスト治具の設計・製造能力を持つ企業にとって、このSLT・バーンイン領域は最も参入しやすい「チップレット周辺需要」の一つだ。
④パッケージ後の最終実装とボードレベル検証
チップレットパッケージは、最終的にプリント基板（PCB）に実装されてシステムになる。
この「最終実装」および「ボードレベルの動作検証」は、EMSが伝統的に担ってきた工程そのものだ。
しかしチップレットパッケージは、従来のBGAパッケージに比べて実装難度が上がっている。
パッケージ自体のサイズが大きく（50mm×50mm超のケースも）、反り（ワーピング）が生じやすい。
リフロープロファイルの精密な管理、X線による実装後検査、ボードの設計段階からの熱シミュレーション連携が求められる。
これらは「普通の実装ができるEMS」にとっては少し上の技術だが、「高難度実装の実績を持つEMS」には十分に対応できる領域だ。
さらに、ボードレベルでの電気的特性検査（ICT）、機能テスト、環境試験（振動、衝撃、温湿度）まで対応できる総合力を持つEMSは、チップレット搭載システムの最終保証者として高い付加価値を提供できる。
顧客のエンジニアが「パッケージから先の実装・評価を任せられるEMSが見当たらない」と悩んでいるケースは、現場では想像以上に多い。
「うちには無理」を生む3つの誤解と、その実態
中堅EMSがチップレット周辺需要を見逃してしまう背景には、根強い「思い込み」がある。
ここでは特によく耳にする3つの誤解を取り上げ、実態を整理する。
誤解①：クリーンルームがないと参入できない
「先端半導体の工程はクリーンルームが必須。うちは持っていないから無理。」
この認識は一部正しく、一部間違っている。
ウェーハプロセス（前工程）は確かに超高清浄度の環境（クラス1〜クラス100）が必要で、中堅EMSが新規参入するのは現実的ではない。
しかしパッケージング後工程、特にサブアッセンブリやSLTの多くは、クラス1000〜クラス10000レベルの環境で対応可能だ。
日本の中堅EMSの中には、医療機器や航空宇宙向けにクリーン環境を既に保有している企業が少なくない。
そうした企業はすでに「ハードルの大部分」をクリアしている可能性が高い。
重要なのは「自社がどのクリーン度を持っているか」を正確に把握し、参入可能な工程を逆引きで特定することだ。
クリーンルームの等級については、ISOの14644シリーズが国際的な基準になっている。
参考：ISO 14644 クリーンルーム規格 https://www.iso.org/standard/53394.html
誤解②：UCIeやBoW規格は大手しか対応できない
チップレット技術の標準化を進める規格として「UCIe（Universal Chiplet Interconnect Express）」や「BoW（Bunch of Wires）」がある。
これらの名前を聞いて「高度すぎて自分たちには無縁」と感じる担当者は多い。
しかし実態は、これらの規格は「インタフェース仕様の標準化」であり、製造ノウハウそのものを囲い込むものではない。
UCIeは2022年に策定が進み、インテル、AMD、サムスン、TSMC、ASEなど60社超が参加するコンソーシアムによって管理されている。
参考：UCIe Industry Consortium https://www.uciexpress.org
規格が公開されているということは、その仕様書を読み、自社のプロセスや検査手順に落とし込む作業が可能だということだ。
「規格を読んで実装できる人材」を育てること、またはコンソーシアムに参加して情報にアクセスすることが、中堅EMSにとっての現実的なアプローチになる。
規格対応は「大手しかできないこと」ではなく、「準備した会社しかできないこと」だ。
誤解③：顧客が中堅EMSに先端仕事を出すはずがない
「大手ファブレスはASEやアムコーとしか付き合わない。中堅が提案しても相手にされない。」
この思い込みが最もビジネス機会を遠ざけている。
実際には、大手OSATのキャパシティは逼迫しており、顧客は「信頼できる第二ソース」を常に探している。
特に地政学的リスクへの対応として、日本・台湾・マレーシア以外の製造拠点を求める動きが加速している。
加えて、大手ファブレスでも、量産品ではなく「少量高ミックス」の特殊品や評価用試作については、フレキシブルに対応できる中堅サプライヤーを好む傾向がある。
「最初は試作100個から」という入口で実績を作り、量産移管の際に優先ソースになるというパターンが、現実に起きている。
顧客が「中堅EMSに出す理由がない」のではなく、「出せるEMSが名乗りを上げていない」だけのケースが多い。
実際に中堅EMSが動いている事例と参入パターン
「理論はわかった。でも実際に動いている事例はあるのか。」
そう感じるのは当然だ。
ここでは参考になる動きを、国内・海外に分けて整理する。
（なお、個社名については守秘義務の観点から一般化した形で記述する。）
国内事例：基板メーカーとの協業でFOサブストレートを受注
国内のある中堅EMS（売上約150億円規模）は、長年の取引関係があった多層基板メーカーと協業し、ファンアウトパッケージ向けのサブストレート実装・検査ラインを立ち上げた。
もともと自動車向けECUの実装経験があり、X線検査設備とAOIラインを保有していた。
基板メーカーが「実装まで対応できるパートナー」を必要としていたことと、EMS側の設備・品質管理力が合致した形だ。
最初の受注は評価用の少量品だったが、2年後には量産ラインに移行し、チップレット関連の売上が全社の約8%を占めるまでに成長した。
このケースで重要なのは「自社単独での参入ではなく、川上サプライヤーとの協業」というアプローチだ。
設備投資をサプライヤーが持ち、EMSは実装・検査・品質保証で付加価値を出す。
投資リスクを分散しながら先端領域に入る「協業モデル」は、中堅EMSの現実的な参入方程式として参考になる。
海外事例：テスト特化型EMSがKGD検査でASEのサプライチェーンに入る
マレーシアに拠点を置く中規模テストハウス（従業員約400名）は、KGD（Known Good Die）の電気的特性検査に特化することで、ASEのサプライチェーンに組み込まれた事例がある。
当初はパッケージテストの請負だったが、チップレット向けKGD検査の需要拡大を見越し、自社でテストプログラム開発能力を強化した。
特定のインタフェース規格（JESD規格のメモリテストなど）に精通したエンジニアを採用・育成し、「KGD検査ならここに頼む」というポジションを確立した。
参考：JEDEC半導体規格 https://www.jedec.org
この事例から学べる教訓は「特定工程への深化（縦掘り）」がサプライチェーン参入の鍵だという点だ。
「何でもできる総合EMS」よりも「KGD検査ならここが一番」という特化型のポジションを取った方が、先端領域の入口を開きやすい。
中堅EMSが今すぐ着手すべき3つのアクション
「では、具体的に何から始めればよいのか。」
チップレット周辺需要を取り込むために、今すぐ実行できるアクションを3つ提示する。
投資判断を急ぐ前に、まずこの3つから動いてほしい。
アクション①：顧客の設計段階への「上流参加」を提案する
多くのEMSは「図面が来てから動く」というスタンスをとっている。
しかしチップレット設計は、パッケージ設計と製造工程が密接に絡み合っており、「製造側の制約を設計段階で反映させる」DFM（Design for Manufacturability）の考え方が非常に重要だ。
顧客の設計チームが「パッケージ後の実装・テストをどうするか」を決める段階から関与することで、EMSは単なる「受け身の製造委託先」から「設計パートナー」へと格上げされる。
具体的には、顧客の開発エンジニアとの定例的なDFMレビューへの参加を提案すること。
自社が持つ実装能力・検査能力・設備仕様を「製造制約書（Manufacturing Constraint Document）」として文書化し、顧客の設計ツールに取り込んでもらう働きかけが有効だ。
この上流参加の姿勢が、チップレット案件の発注先選定において「最初に声がかかるEMS」になるための最重要戦略だ。
アクション②：設備より先に「人材の言語習得」を優先する
設備投資は数千万〜数億円単位になるが、「人材への投資」は遥かに少ない費用で始められる。
チップレット関連の技術文書は英語が中心であり、JEDEC、UCIe、SEMIなどの規格書を読みこなせる人材が社内にいるかどうかが、参入可否の分岐点になることが多い。
具体的には以下のような取り組みが有効だ。
まず、技術担当者1〜2名を「チップレット担当」として任命し、JEDEC・UCIe・SEMIの規格書を読むところから始める。
次に、国内外のコンソーシアムや業界団体への参加を検討する。
日本では半導体の技術情報が集まる「SEMI Japan」（https://www.semi.org/ja）の活動を活用できる。
人材が「チップレットの言語を話せる」状態になれば、顧客との対話の質が劇的に変わる。
「御社のチップレットパッケージの実装制約、弊社でサポートできます」という一言が言えるかどうかで、案件の入り口が全く変わってくる。
アクション③：規格・コンソーシアムを活用して信頼性を担保する
中堅EMSが「先端領域に対応できる会社」として認知されるためには、技術力だけでなく「信頼性の証明」が必要だ。
顧客がリスクを取って未知のサプライヤーに先端仕事を出すためには、何らかのシグナルが必要になる。
その有力な手段が、業界標準規格の認証取得とコンソーシアムへの参加だ。
代表的なものとして、以下が挙げられる。
IPC規格（IPC-7095 BGA実装、IPC-A-610 受け入れ基準など）の最新版への対応。IPCは電子実装業界のグローバル標準であり、特に先端パッケージの実装基準を規定したIPC-7095Eは重要だ。
参考：IPC公式サイト https://www.ipc.org
IATF 16949（自動車品質）やAS9100（航空宇宙品質）を既に取得しているEMSは、品質管理の基盤が整っていることの証明として、半導体顧客にも訴求力がある。
さらに、JEDEC（https://www.jedec.org）やUCIeコンソーシアム（https://www.uciexpress.org）のメンバー企業として名を連ねることは、「この会社は業界の標準化活動に関与している」というシグナルになる。
年会費数十万円〜数百万円の投資で、先端顧客との対話の入口を開けられるなら、費用対効果は十分に高い。
チップレット時代に生き残るEMSの条件
ここまで読んで、「どうやら自社にもチャンスがある」と感じていただけただろうか。
最後に、チップレット時代を生き残るEMSに共通する条件を3つにまとめて示す。
1つ目は「工程特化」だ。
何でもできる総合EMSよりも、「この工程なら最高品質」という深掘りをした企業が先端領域のサプライチェーンに選ばれる。
KGDサブアッセンブリ、SLT、ボードレベル検証のどれかに特化する覚悟が、競合との差別化になる。
2つ目は「上流連携」だ。
顧客の設計フェーズから入り込み、DFMを通じて「製造可能な設計」を共に作り上げるパートナーになる。
発注を待つのではなく、顧客の課題を一緒に解くスタンスが、先端領域での継続的な受注に直結する。
3つ目は「人材の継続的投資」だ。
半導体パッケージングの技術は日進月歩で進化する。
UCIeの次のバージョン、HBM4、3D-ICの量産展開など、新しい技術は常に出てくる。
その変化に追いつくための学習組織を作れるかどうかが、中長期の競争力の源泉になる。
チップレット時代は、「規模で勝てないなら撤退」ではなく「特化と連携で戦える時代」だ。
中堅EMSだからこそ取れる機動力と柔軟性を、最大限に活かしてほしい。
FAQ：よくある質問
Q1. チップレットとは何ですか？簡単に教えてください。
チップレットとは、1つの大きなチップ（モノリシックダイ）を、機能ごとに分割した複数の小さなダイ（チップレット）として製造し、後から1つのパッケージに組み合わせる半導体設計・製造のアプローチです。
AMDのRyzenやEPYCプロセッサが有名な採用例で、異なる製造プロセスで作ったダイを組み合わせることで、コスト・性能・開発期間を最適化できます。
EMSの観点では、「複数のダイをパッケージ内で組み合わせる工程」が増えることで、実装・検査・テストの新たな需要が生まれている点が重要です。
Q2. フリップチップ実装とBGA実装の経験はあるのですが、チップレット向けに追加で必要な設備は何ですか？
既存のフリップチップ・BGA実装設備は、チップレット周辺工程への参入における大きなアドバンテージです。
追加で検討すべき設備としては、主に以下が挙げられます。
高精度X線CT検査装置（パッケージ内部のダイ間接続を非破壊で検証するため）、改良されたリフロープロファイル制御機能（大型パッケージの反り管理）、そしてSLT（システムレベルテスト）用のカスタム治具・テストボードの設計・製作能力です。
全てを一度に揃える必要はなく、参入する工程に合わせて優先順位をつけた設備投資計画を立てることをお勧めします。
Q3. チップレット関連の技術情報を収集するのに、おすすめの情報源はありますか？
以下の情報源が実務的に役立ちます。
JEDEC（https://www.jedec.org）：メモリやインタフェース規格の標準化機関。HBM仕様など最新の半導体規格が入手できます。
UCIe Consortium（https://www.uciexpress.org）：チップレット間接続の標準規格を策定するコンソーシアムです。
SEMI Japan（https://www.semi.org/ja）：半導体製造装置・材料の業界団体で、日本語での情報発信も豊富です。
Yole Group（https://www.yolegroup.com）：先端パッケージング市場のリサーチレポートを定期発行しており、市場動向把握に有効です。
IPC（https://www.ipc.org）：電子実装の品質・規格情報が集約されており、先端パッケージの実装基準を確認できます。
Q4. 小規模な中堅EMS（売上50億円以下）でもチップレット周辺需要に参入できますか？
参入できます。
ただし「参入の入り口」を正しく選ぶことが重要です。
売上50億円以下の規模であれば、フルサービスでの対応よりも「特定工程への特化」が現実的です。
たとえば、SLT（システムレベルテスト）の治具製作と試験代行、または実装後のX線・AOI検査のみに絞って実績を積む戦略が有効です。
最初の案件は「試作・評価品の少量対応」から入ることで、顧客との信頼関係を築きながら徐々に領域を広げていくことができます。
規模が小さいからこそ、意思決定が速く、顧客へのカスタム対応力が高いという強みを前面に出すことが大切です。
Q5. 先端パッケージング領域で競合となる国内外のEMSにはどんな企業がありますか？
国内では、村田製作所グループの一部生産機能、ソニーセミコンダクタソリューションズのパッケージング部門、TDKやTDKラムダ系のEMS機能などが先端実装の一部を担っています。
海外ではASE（台湾）、Amkor Technology（米国系）がOSAT最大手ですが、その下請け・協力会社として機能するティア2・ティア3のテストハウスやサブアッセンブリ会社が多数存在しており、そこが中堅EMSの現実的な競合・協業相手になります。
競合として恐れるよりも、協業相手として捉える視点が、中堅EMSの現実的な戦略に合っています。
まとめ
チップレットは「自分たちと無縁の先端技術」ではない。
設計の分散化、サプライチェーンの多層化、地政学的リスクへの対応という3つの潮流が重なった結果、チップレット周辺の工程は今まさに「中堅EMSが参入できる形」に変化しつつある。
インターポーザー実装・検査、KGDサブアッセンブリ、SLT・バーンイン、ボードレベル最終実装という4つの需要領域には、中堅EMSが既存の設備・スキルを活かして参入できる現実的な入口がある。
「クリーンルームがない」「規格が難しい」「顧客が相手にしない」という3つの誤解を捨て、上流参加・人材育成・規格認証という3つのアクションを今すぐ始めることが、チップレット時代の競争力につながる。
先端は別世界にあるのではない。
あなたの会社の「少し先」にある。
その一歩を、今踏み出してほしい。
